DISEÑO DIGITAL CON FPGAS Y MICROPROCESADORES
Resumen
El presente artículo describe el diseño y la implementación de un sistema que permite visualizar algunas secuencias y mensajes en una FPGA. El documento muestra el desarrollo de la lógica a implementar en código VHDL para un contador descendente de cuatro (4) dígitos de 9999 a 0000, un cronómetro ascendente que muestra el conteo de minutos y segundos (mm:ss) de 00:00 a 59:59, un mensaje de cuatro letras y un mensaje de al menos 10 caracteres los cuales se muestran de forma dinámica en los cuatro (4) displays siete segmentos de la tarjeta NEXYS2.
Citas
XILINXS Inc., «Field Programmable Gate Array (FPGA),» XILINXS, 2015.
S. Noriega, «Introducción al diseño lógico con VHDL,» VHDL, 2010.
R. Araya, «Sistemas Combinacionales y Sistemas Secuenciales.» 2006.
R. Martínez, «ITT - 327- P-074. Reporte Práctica #5, T1. Visualizador dinámico. 2012.
J. Soto, «Elementos de diseño estructural.» 2015.
Digilent, «Digilent NEXYS2 Board Reference Manual,» Digilent, 2011.
