Ir al menú de navegación principal Ir al contenido principal Ir al pie de página del sitio

DISEÑO DIGITAL CON FPGAS Y MICROPROCESADORES

DISEÑO DIGITAL CON FPGAS Y MICROPROCESADORES



Abrir | Descargar


Sección
Artículos

Cómo citar
[1]
J. A. Franco Calderón and M. C. Garzón Jaramillo, “DISEÑO DIGITAL CON FPGAS Y MICROPROCESADORES”, Rev. Ing. Mat. Cienc. Inf, vol. 2, no. 4, Dec. 2015, Accessed: Dec. 05, 2024. [Online]. Available: https://ojs.urepublicana.edu.co/index.php/ingenieria/article/view/258

doi
Dimensions
PlumX
Licencia

 

Esta obra está bajo una licencia internacional

Atribución/Reconocimiento 4.0 Internacional
Jose Alejandro Franco Calderón
    Myriam Catalina Garzón Jaramillo

      Jose Alejandro Franco Calderón,

      Ingeniero Electrónico de la Escuela Colombiana de Ingeniería “Julio Garavito”, especialista en diseño de aplicaciones para televisión digital interactiva y en administración de tecnologías de la información para la comunicación virtual de la Universidad Manuela Beltrán, Estudiante de maestria en ingeniería electrónica en la Escuela Colombiana de Ingeniería Julio Garavito. Docente investigador de la facultad de ingeniería adscrito al Grupo de Investigación y Desarrollo en Ingeniería de Sistemas - GIDIS de la Corporación Universitaria Republicana.


      Myriam Catalina Garzón Jaramillo,

      Ingeniero Electrónico de la Escuela Colombiana de Ingeniería “Julio Garavito”, Estudiante de maestria en ingeniería electrónica en la Escuela Colombiana de Ingeniería Julio Garavito.


      El presente artículo describe el diseño y la implementación de un sistema que permite visualizar algunas secuencias y mensajes en una FPGA. El documento muestra el desarrollo de la lógica a implementar en código VHDL para un contador descendente de cuatro (4) dígitos de 9999 a 0000, un cronómetro ascendente que muestra el conteo de minutos y segundos (mm:ss) de 00:00 a 59:59, un mensaje de cuatro letras y un mensaje de al menos 10 caracteres los cuales se muestran de forma dinámica en los cuatro (4) displays siete segmentos de la tarjeta NEXYS2.


      Visitas del artículo 1637 | Visitas PDF 3171


      Descargas

      Los datos de descarga todavía no están disponibles.
      1. XILINXS Inc., «Field Programmable Gate Array (FPGA),» XILINXS, 2015.
      2. S. Noriega, «Introducción al diseño lógico con VHDL,» VHDL, 2010.
      3. R. Araya, «Sistemas Combinacionales y Sistemas Secuenciales.» 2006.
      4. R. Martínez, «ITT - 327- P-074. Reporte Práctica #5, T1. Visualizador dinámico. 2012.
      5. J. Soto, «Elementos de diseño estructural.» 2015.
      6. Digilent, «Digilent NEXYS2 Board Reference Manual,» Digilent, 2011.
      Sistema OJS 3.4.0.5 - Metabiblioteca |